STM32F4xx HAL Documentation
Hardware Abstraction Layer for STM32F4 familiy
Loading...
Searching...
No Matches
Data Structures | Macros | Functions
stm32f4xx_hal_rcc_ex.h File Reference

Header file of RCC HAL Extension module. More...

#include "stm32f4xx_hal_def.h"
Include dependency graph for stm32f4xx_hal_rcc_ex.h:

Go to the source code of this file.

Data Structures

struct  RCC_PLLInitTypeDef
 RCC PLL configuration structure definition. More...
 
struct  RCC_PLLI2SInitTypeDef
 PLLI2S Clock structure definition. More...
 
struct  RCC_PLLSAIInitTypeDef
 PLLSAI Clock structure definition. More...
 
struct  RCC_PeriphCLKInitTypeDef
 RCC extended clocks structure definition. More...
 

Macros

#define RCC_PERIPHCLK_I2S_APB1   0x00000001U
 
#define RCC_PERIPHCLK_I2S_APB2   0x00000002U
 
#define RCC_PERIPHCLK_SAI1   0x00000004U
 
#define RCC_PERIPHCLK_SAI2   0x00000008U
 
#define RCC_PERIPHCLK_TIM   0x00000010U
 
#define RCC_PERIPHCLK_RTC   0x00000020U
 
#define RCC_PERIPHCLK_CEC   0x00000040U
 
#define RCC_PERIPHCLK_FMPI2C1   0x00000080U
 
#define RCC_PERIPHCLK_CLK48   0x00000100U
 
#define RCC_PERIPHCLK_SDIO   0x00000200U
 
#define RCC_PERIPHCLK_SPDIFRX   0x00000400U
 
#define RCC_PERIPHCLK_PLLI2S   0x00000800U
 
#define RCC_PLLSAIDIVR_2   0x00000000U
 
#define RCC_PLLSAIDIVR_4   0x00010000U
 
#define RCC_PLLSAIDIVR_8   0x00020000U
 
#define RCC_PLLSAIDIVR_16   0x00030000U
 
#define RCC_PLLI2SP_DIV2   0x00000002U
 
#define RCC_PLLI2SP_DIV4   0x00000004U
 
#define RCC_PLLI2SP_DIV6   0x00000006U
 
#define RCC_PLLI2SP_DIV8   0x00000008U
 
#define RCC_PLLSAIP_DIV2   0x00000002U
 
#define RCC_PLLSAIP_DIV4   0x00000004U
 
#define RCC_PLLSAIP_DIV6   0x00000006U
 
#define RCC_PLLSAIP_DIV8   0x00000008U
 
#define RCC_SAI1CLKSOURCE_PLLSAI   0x00000000U
 
#define RCC_SAI1CLKSOURCE_PLLI2S   ((uint32_t)RCC_DCKCFGR_SAI1SRC_0)
 
#define RCC_SAI1CLKSOURCE_PLLR   ((uint32_t)RCC_DCKCFGR_SAI1SRC_1)
 
#define RCC_SAI1CLKSOURCE_EXT   ((uint32_t)RCC_DCKCFGR_SAI1SRC)
 
#define RCC_SAI2CLKSOURCE_PLLSAI   0x00000000U
 
#define RCC_SAI2CLKSOURCE_PLLI2S   ((uint32_t)RCC_DCKCFGR_SAI2SRC_0)
 
#define RCC_SAI2CLKSOURCE_PLLR   ((uint32_t)RCC_DCKCFGR_SAI2SRC_1)
 
#define RCC_SAI2CLKSOURCE_PLLSRC   ((uint32_t)RCC_DCKCFGR_SAI2SRC)
 
#define RCC_I2SAPB1CLKSOURCE_PLLI2S   0x00000000U
 
#define RCC_I2SAPB1CLKSOURCE_EXT   ((uint32_t)RCC_DCKCFGR_I2S1SRC_0)
 
#define RCC_I2SAPB1CLKSOURCE_PLLR   ((uint32_t)RCC_DCKCFGR_I2S1SRC_1)
 
#define RCC_I2SAPB1CLKSOURCE_PLLSRC   ((uint32_t)RCC_DCKCFGR_I2S1SRC)
 
#define RCC_I2SAPB2CLKSOURCE_PLLI2S   0x00000000U
 
#define RCC_I2SAPB2CLKSOURCE_EXT   ((uint32_t)RCC_DCKCFGR_I2S2SRC_0)
 
#define RCC_I2SAPB2CLKSOURCE_PLLR   ((uint32_t)RCC_DCKCFGR_I2S2SRC_1)
 
#define RCC_I2SAPB2CLKSOURCE_PLLSRC   ((uint32_t)RCC_DCKCFGR_I2S2SRC)
 
#define RCC_FMPI2C1CLKSOURCE_PCLK1   0x00000000U
 
#define RCC_FMPI2C1CLKSOURCE_SYSCLK   ((uint32_t)RCC_DCKCFGR2_FMPI2C1SEL_0)
 
#define RCC_FMPI2C1CLKSOURCE_HSI   ((uint32_t)RCC_DCKCFGR2_FMPI2C1SEL_1)
 
#define RCC_CECCLKSOURCE_HSI   0x00000000U
 
#define RCC_CECCLKSOURCE_LSE   ((uint32_t)RCC_DCKCFGR2_CECSEL)
 
#define RCC_CLK48CLKSOURCE_PLLQ   0x00000000U
 
#define RCC_CLK48CLKSOURCE_PLLSAIP   ((uint32_t)RCC_DCKCFGR2_CK48MSEL)
 
#define RCC_SDIOCLKSOURCE_CLK48   0x00000000U
 
#define RCC_SDIOCLKSOURCE_SYSCLK   ((uint32_t)RCC_DCKCFGR2_SDIOSEL)
 
#define RCC_SPDIFRXCLKSOURCE_PLLR   0x00000000U
 
#define RCC_SPDIFRXCLKSOURCE_PLLI2SP   ((uint32_t)RCC_DCKCFGR2_SPDIFRXSEL)
 
#define RCC_TIMPRES_DESACTIVATED   ((uint8_t)0x00)
 
#define RCC_TIMPRES_ACTIVATED   ((uint8_t)0x01)
 
#define RCC_LSE_LOWPOWER_MODE   ((uint8_t)0x00)
 
#define RCC_LSE_HIGHDRIVE_MODE   ((uint8_t)0x01)
 
#define RCC_MCO2SOURCE_SYSCLK   0x00000000U
 
#define RCC_MCO2SOURCE_PLLI2SCLK   RCC_CFGR_MCO2_0
 
#define RCC_MCO2SOURCE_HSE   RCC_CFGR_MCO2_1
 
#define RCC_MCO2SOURCE_PLLCLK   RCC_CFGR_MCO2
 
#define __HAL_RCC_BKPSRAM_CLK_ENABLE()
 
#define __HAL_RCC_CCMDATARAMEN_CLK_ENABLE()
 
#define __HAL_RCC_CRC_CLK_ENABLE()
 
#define __HAL_RCC_GPIOD_CLK_ENABLE()
 
#define __HAL_RCC_GPIOE_CLK_ENABLE()
 
#define __HAL_RCC_GPIOF_CLK_ENABLE()
 
#define __HAL_RCC_GPIOG_CLK_ENABLE()
 
#define __HAL_RCC_USB_OTG_HS_CLK_ENABLE()
 
#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE()
 
#define __HAL_RCC_GPIOD_CLK_DISABLE()
 
#define __HAL_RCC_GPIOE_CLK_DISABLE()
 
#define __HAL_RCC_GPIOF_CLK_DISABLE()
 
#define __HAL_RCC_GPIOG_CLK_DISABLE()
 
#define __HAL_RCC_USB_OTG_HS_CLK_DISABLE()
 
#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE()
 
#define __HAL_RCC_BKPSRAM_CLK_DISABLE()
 
#define __HAL_RCC_CCMDATARAMEN_CLK_DISABLE()
 
#define __HAL_RCC_CRC_CLK_DISABLE()
 
#define __HAL_RCC_GPIOD_IS_CLK_ENABLED()
 
#define __HAL_RCC_GPIOE_IS_CLK_ENABLED()
 
#define __HAL_RCC_GPIOF_IS_CLK_ENABLED()
 
#define __HAL_RCC_GPIOG_IS_CLK_ENABLED()
 
#define __HAL_RCC_USB_OTG_HS_IS_CLK_ENABLED()
 
#define __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_ENABLED()
 
#define __HAL_RCC_BKPSRAM_IS_CLK_ENABLED()
 
#define __HAL_RCC_CCMDATARAMEN_IS_CLK_ENABLED()
 
#define __HAL_RCC_CRC_IS_CLK_ENABLED()
 
#define __HAL_RCC_GPIOD_IS_CLK_DISABLED()
 
#define __HAL_RCC_GPIOE_IS_CLK_DISABLED()
 
#define __HAL_RCC_GPIOF_IS_CLK_DISABLED()
 
#define __HAL_RCC_GPIOG_IS_CLK_DISABLED()
 
#define __HAL_RCC_USB_OTG_HS_IS_CLK_DISABLED()
 
#define __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_DISABLED()
 
#define __HAL_RCC_BKPSRAM_IS_CLK_DISABLED()
 
#define __HAL_RCC_CCMDATARAMEN_IS_CLK_DISABLED()
 
#define __HAL_RCC_CRC_IS_CLK_DISABLED()
 
#define __HAL_RCC_DCMI_CLK_ENABLE()
 
#define __HAL_RCC_DCMI_CLK_DISABLE()
 
#define __HAL_RCC_USB_OTG_FS_CLK_ENABLE()
 
#define __HAL_RCC_USB_OTG_FS_CLK_DISABLE()
 
#define __HAL_RCC_RNG_CLK_ENABLE()
 
#define __HAL_RCC_RNG_CLK_DISABLE()
 
#define __HAL_RCC_DCMI_IS_CLK_ENABLED()
 
#define __HAL_RCC_DCMI_IS_CLK_DISABLED()
 
#define __HAL_RCC_USB_OTG_FS_IS_CLK_ENABLED()
 
#define __HAL_RCC_USB_OTG_FS_IS_CLK_DISABLED()
 
#define __HAL_RCC_RNG_IS_CLK_ENABLED()
 
#define __HAL_RCC_RNG_IS_CLK_DISABLED()
 
#define __HAL_RCC_FMC_CLK_ENABLE()
 
#define __HAL_RCC_QSPI_CLK_ENABLE()
 
#define __HAL_RCC_FMC_CLK_DISABLE()
 
#define __HAL_RCC_QSPI_CLK_DISABLE()
 
#define __HAL_RCC_FMC_IS_CLK_ENABLED()
 
#define __HAL_RCC_QSPI_IS_CLK_ENABLED()
 
#define __HAL_RCC_FMC_IS_CLK_DISABLED()
 
#define __HAL_RCC_QSPI_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM6_CLK_ENABLE()
 
#define __HAL_RCC_TIM7_CLK_ENABLE()
 
#define __HAL_RCC_TIM12_CLK_ENABLE()
 
#define __HAL_RCC_TIM13_CLK_ENABLE()
 
#define __HAL_RCC_TIM14_CLK_ENABLE()
 
#define __HAL_RCC_SPDIFRX_CLK_ENABLE()
 
#define __HAL_RCC_USART3_CLK_ENABLE()
 
#define __HAL_RCC_UART4_CLK_ENABLE()
 
#define __HAL_RCC_UART5_CLK_ENABLE()
 
#define __HAL_RCC_FMPI2C1_CLK_ENABLE()
 
#define __HAL_RCC_CAN1_CLK_ENABLE()
 
#define __HAL_RCC_CAN2_CLK_ENABLE()
 
#define __HAL_RCC_CEC_CLK_ENABLE()
 
#define __HAL_RCC_DAC_CLK_ENABLE()
 
#define __HAL_RCC_TIM2_CLK_ENABLE()
 
#define __HAL_RCC_TIM3_CLK_ENABLE()
 
#define __HAL_RCC_TIM4_CLK_ENABLE()
 
#define __HAL_RCC_SPI3_CLK_ENABLE()
 
#define __HAL_RCC_I2C3_CLK_ENABLE()
 
#define __HAL_RCC_TIM2_CLK_DISABLE()
 
#define __HAL_RCC_TIM3_CLK_DISABLE()
 
#define __HAL_RCC_TIM4_CLK_DISABLE()
 
#define __HAL_RCC_SPI3_CLK_DISABLE()
 
#define __HAL_RCC_I2C3_CLK_DISABLE()
 
#define __HAL_RCC_TIM6_CLK_DISABLE()
 
#define __HAL_RCC_TIM7_CLK_DISABLE()
 
#define __HAL_RCC_TIM12_CLK_DISABLE()
 
#define __HAL_RCC_TIM13_CLK_DISABLE()
 
#define __HAL_RCC_TIM14_CLK_DISABLE()
 
#define __HAL_RCC_SPDIFRX_CLK_DISABLE()
 
#define __HAL_RCC_USART3_CLK_DISABLE()
 
#define __HAL_RCC_UART4_CLK_DISABLE()
 
#define __HAL_RCC_UART5_CLK_DISABLE()
 
#define __HAL_RCC_FMPI2C1_CLK_DISABLE()
 
#define __HAL_RCC_CAN1_CLK_DISABLE()
 
#define __HAL_RCC_CAN2_CLK_DISABLE()
 
#define __HAL_RCC_CEC_CLK_DISABLE()
 
#define __HAL_RCC_DAC_CLK_DISABLE()
 
#define __HAL_RCC_TIM2_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM3_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM4_IS_CLK_ENABLED()
 
#define __HAL_RCC_SPI3_IS_CLK_ENABLED()
 
#define __HAL_RCC_I2C3_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM6_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM7_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM12_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM13_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM14_IS_CLK_ENABLED()
 
#define __HAL_RCC_SPDIFRX_IS_CLK_ENABLED()
 
#define __HAL_RCC_USART3_IS_CLK_ENABLED()
 
#define __HAL_RCC_UART4_IS_CLK_ENABLED()
 
#define __HAL_RCC_UART5_IS_CLK_ENABLED()
 
#define __HAL_RCC_FMPI2C1_IS_CLK_ENABLED()
 
#define __HAL_RCC_CAN1_IS_CLK_ENABLED()
 
#define __HAL_RCC_CAN2_IS_CLK_ENABLED()
 
#define __HAL_RCC_CEC_IS_CLK_ENABLED()
 
#define __HAL_RCC_DAC_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM2_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM3_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM4_IS_CLK_DISABLED()
 
#define __HAL_RCC_SPI3_IS_CLK_DISABLED()
 
#define __HAL_RCC_I2C3_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM6_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM7_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM12_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM13_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM14_IS_CLK_DISABLED()
 
#define __HAL_RCC_SPDIFRX_IS_CLK_DISABLED()
 
#define __HAL_RCC_USART3_IS_CLK_DISABLED()
 
#define __HAL_RCC_UART4_IS_CLK_DISABLED()
 
#define __HAL_RCC_UART5_IS_CLK_DISABLED()
 
#define __HAL_RCC_FMPI2C1_IS_CLK_DISABLED()
 
#define __HAL_RCC_CAN1_IS_CLK_DISABLED()
 
#define __HAL_RCC_CAN2_IS_CLK_DISABLED()
 
#define __HAL_RCC_CEC_IS_CLK_DISABLED()
 
#define __HAL_RCC_DAC_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM8_CLK_ENABLE()
 
#define __HAL_RCC_ADC2_CLK_ENABLE()
 
#define __HAL_RCC_ADC3_CLK_ENABLE()
 
#define __HAL_RCC_SAI1_CLK_ENABLE()
 
#define __HAL_RCC_SAI2_CLK_ENABLE()
 
#define __HAL_RCC_SDIO_CLK_ENABLE()
 
#define __HAL_RCC_SPI4_CLK_ENABLE()
 
#define __HAL_RCC_TIM10_CLK_ENABLE()
 
#define __HAL_RCC_SDIO_CLK_DISABLE()
 
#define __HAL_RCC_SPI4_CLK_DISABLE()
 
#define __HAL_RCC_TIM10_CLK_DISABLE()
 
#define __HAL_RCC_TIM8_CLK_DISABLE()
 
#define __HAL_RCC_ADC2_CLK_DISABLE()
 
#define __HAL_RCC_ADC3_CLK_DISABLE()
 
#define __HAL_RCC_SAI1_CLK_DISABLE()
 
#define __HAL_RCC_SAI2_CLK_DISABLE()
 
#define __HAL_RCC_SDIO_IS_CLK_ENABLED()
 
#define __HAL_RCC_SPI4_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM10_IS_CLK_ENABLED()
 
#define __HAL_RCC_TIM8_IS_CLK_ENABLED()
 
#define __HAL_RCC_ADC2_IS_CLK_ENABLED()
 
#define __HAL_RCC_ADC3_IS_CLK_ENABLED()
 
#define __HAL_RCC_SAI1_IS_CLK_ENABLED()
 
#define __HAL_RCC_SAI2_IS_CLK_ENABLED()
 
#define __HAL_RCC_SDIO_IS_CLK_DISABLED()
 
#define __HAL_RCC_SPI4_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM10_IS_CLK_DISABLED()
 
#define __HAL_RCC_TIM8_IS_CLK_DISABLED()
 
#define __HAL_RCC_ADC2_IS_CLK_DISABLED()
 
#define __HAL_RCC_ADC3_IS_CLK_DISABLED()
 
#define __HAL_RCC_SAI1_IS_CLK_DISABLED()
 
#define __HAL_RCC_SAI2_IS_CLK_DISABLED()
 
#define __HAL_RCC_AHB1_FORCE_RESET()
 
#define __HAL_RCC_GPIOD_FORCE_RESET()
 
#define __HAL_RCC_GPIOE_FORCE_RESET()
 
#define __HAL_RCC_GPIOF_FORCE_RESET()
 
#define __HAL_RCC_GPIOG_FORCE_RESET()
 
#define __HAL_RCC_USB_OTG_HS_FORCE_RESET()
 
#define __HAL_RCC_CRC_FORCE_RESET()
 
#define __HAL_RCC_GPIOD_RELEASE_RESET()
 
#define __HAL_RCC_GPIOE_RELEASE_RESET()
 
#define __HAL_RCC_GPIOF_RELEASE_RESET()
 
#define __HAL_RCC_GPIOG_RELEASE_RESET()
 
#define __HAL_RCC_USB_OTG_HS_RELEASE_RESET()
 
#define __HAL_RCC_CRC_RELEASE_RESET()
 
#define __HAL_RCC_AHB2_FORCE_RESET()
 
#define __HAL_RCC_USB_OTG_FS_FORCE_RESET()
 
#define __HAL_RCC_RNG_FORCE_RESET()
 
#define __HAL_RCC_DCMI_FORCE_RESET()
 
#define __HAL_RCC_AHB2_RELEASE_RESET()
 
#define __HAL_RCC_USB_OTG_FS_RELEASE_RESET()
 
#define __HAL_RCC_RNG_RELEASE_RESET()
 
#define __HAL_RCC_DCMI_RELEASE_RESET()
 
#define __HAL_RCC_AHB3_FORCE_RESET()
 
#define __HAL_RCC_AHB3_RELEASE_RESET()
 
#define __HAL_RCC_FMC_FORCE_RESET()
 
#define __HAL_RCC_QSPI_FORCE_RESET()
 
#define __HAL_RCC_FMC_RELEASE_RESET()
 
#define __HAL_RCC_QSPI_RELEASE_RESET()
 
#define __HAL_RCC_APB1_FORCE_RESET()
 
#define __HAL_RCC_TIM6_FORCE_RESET()
 
#define __HAL_RCC_TIM7_FORCE_RESET()
 
#define __HAL_RCC_TIM12_FORCE_RESET()
 
#define __HAL_RCC_TIM13_FORCE_RESET()
 
#define __HAL_RCC_TIM14_FORCE_RESET()
 
#define __HAL_RCC_SPDIFRX_FORCE_RESET()
 
#define __HAL_RCC_USART3_FORCE_RESET()
 
#define __HAL_RCC_UART4_FORCE_RESET()
 
#define __HAL_RCC_UART5_FORCE_RESET()
 
#define __HAL_RCC_FMPI2C1_FORCE_RESET()
 
#define __HAL_RCC_CAN1_FORCE_RESET()
 
#define __HAL_RCC_CAN2_FORCE_RESET()
 
#define __HAL_RCC_CEC_FORCE_RESET()
 
#define __HAL_RCC_DAC_FORCE_RESET()
 
#define __HAL_RCC_TIM2_FORCE_RESET()
 
#define __HAL_RCC_TIM3_FORCE_RESET()
 
#define __HAL_RCC_TIM4_FORCE_RESET()
 
#define __HAL_RCC_SPI3_FORCE_RESET()
 
#define __HAL_RCC_I2C3_FORCE_RESET()
 
#define __HAL_RCC_TIM2_RELEASE_RESET()
 
#define __HAL_RCC_TIM3_RELEASE_RESET()
 
#define __HAL_RCC_TIM4_RELEASE_RESET()
 
#define __HAL_RCC_SPI3_RELEASE_RESET()
 
#define __HAL_RCC_I2C3_RELEASE_RESET()
 
#define __HAL_RCC_TIM6_RELEASE_RESET()
 
#define __HAL_RCC_TIM7_RELEASE_RESET()
 
#define __HAL_RCC_TIM12_RELEASE_RESET()
 
#define __HAL_RCC_TIM13_RELEASE_RESET()
 
#define __HAL_RCC_TIM14_RELEASE_RESET()
 
#define __HAL_RCC_SPDIFRX_RELEASE_RESET()
 
#define __HAL_RCC_USART3_RELEASE_RESET()
 
#define __HAL_RCC_UART4_RELEASE_RESET()
 
#define __HAL_RCC_UART5_RELEASE_RESET()
 
#define __HAL_RCC_FMPI2C1_RELEASE_RESET()
 
#define __HAL_RCC_CAN1_RELEASE_RESET()
 
#define __HAL_RCC_CAN2_RELEASE_RESET()
 
#define __HAL_RCC_CEC_RELEASE_RESET()
 
#define __HAL_RCC_DAC_RELEASE_RESET()
 
#define __HAL_RCC_APB2_FORCE_RESET()
 
#define __HAL_RCC_TIM8_FORCE_RESET()
 
#define __HAL_RCC_SAI1_FORCE_RESET()
 
#define __HAL_RCC_SAI2_FORCE_RESET()
 
#define __HAL_RCC_SDIO_FORCE_RESET()
 
#define __HAL_RCC_SPI4_FORCE_RESET()
 
#define __HAL_RCC_TIM10_FORCE_RESET()
 
#define __HAL_RCC_SDIO_RELEASE_RESET()
 
#define __HAL_RCC_SPI4_RELEASE_RESET()
 
#define __HAL_RCC_TIM10_RELEASE_RESET()
 
#define __HAL_RCC_TIM8_RELEASE_RESET()
 
#define __HAL_RCC_SAI1_RELEASE_RESET()
 
#define __HAL_RCC_SAI2_RELEASE_RESET()
 
#define __HAL_RCC_GPIOD_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_GPIOE_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_GPIOF_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_GPIOG_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SRAM2_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_CRC_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_FLITF_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SRAM1_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_BKPSRAM_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_GPIOD_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_GPIOE_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_GPIOF_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_GPIOG_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_SRAM2_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_CRC_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_FLITF_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_SRAM1_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_BKPSRAM_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_RNG_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_RNG_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_DCMI_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_DCMI_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_FMC_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_QSPI_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_FMC_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_QSPI_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM6_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM7_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM12_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM13_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM14_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SPDIFRX_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_USART3_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_UART4_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_UART5_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_FMPI2C1_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_CAN1_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_CAN2_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_CEC_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_DAC_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM2_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM3_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM4_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SPI3_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_I2C3_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM2_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM3_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM4_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_SPI3_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_I2C3_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM6_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM7_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM12_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM13_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM14_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_SPDIFRX_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_USART3_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_UART4_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_UART5_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_FMPI2C1_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_CAN1_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_CAN2_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_CEC_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_DAC_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM8_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_ADC2_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_ADC3_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SAI1_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SAI2_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SDIO_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SPI4_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_TIM10_CLK_SLEEP_ENABLE()
 
#define __HAL_RCC_SDIO_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_SPI4_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM10_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_TIM8_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_ADC2_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_ADC3_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_SAI1_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_SAI2_CLK_SLEEP_DISABLE()
 
#define __HAL_RCC_PLL_CONFIG(__RCC_PLLSource__, __PLLM__, __PLLN__, __PLLP__, __PLLQ__, __PLLR__)
 Macro to configure the main PLL clock source, multiplication and division factors.
 
#define __HAL_RCC_PLLI2S_ENABLE()
 Macros to enable or disable the PLLI2S.
 
#define __HAL_RCC_PLLI2S_DISABLE()
 
#define __HAL_RCC_PLLI2S_CONFIG(__PLLI2SM__, __PLLI2SN__, __PLLI2SP__, __PLLI2SQ__, __PLLI2SR__)
 Macro to configure the PLLI2S clock multiplication and division factors .
 
#define __HAL_RCC_PLLSAI_ENABLE()
 Macros to Enable or Disable the PLLISAI.
 
#define __HAL_RCC_PLLSAI_DISABLE()
 
#define __HAL_RCC_PLLSAI_CONFIG(__PLLSAIM__, __PLLSAIN__, __PLLSAIP__, __PLLSAIQ__, __PLLSAIR__)
 Macro to configure the PLLSAI clock multiplication and division factors.
 
#define __HAL_RCC_PLLI2S_PLLSAICLKDIVQ_CONFIG(__PLLI2SDivQ__)
 Macro to configure the SAI clock Divider coming from PLLI2S.
 
#define __HAL_RCC_PLLSAI_PLLSAICLKDIVQ_CONFIG(__PLLSAIDivQ__)
 Macro to configure the SAI clock Divider coming from PLLSAI.
 
#define __HAL_RCC_SAI1_CONFIG(__SOURCE__)
 Macro to configure SAI1 clock source selection.
 
#define __HAL_RCC_GET_SAI1_SOURCE()
 Macro to Get SAI1 clock source selection.
 
#define __HAL_RCC_SAI2_CONFIG(__SOURCE__)
 Macro to configure SAI2 clock source selection.
 
#define __HAL_RCC_GET_SAI2_SOURCE()
 Macro to Get SAI2 clock source selection.
 
#define __HAL_RCC_I2S_APB1_CONFIG(__SOURCE__)
 Macro to configure I2S APB1 clock source selection.
 
#define __HAL_RCC_GET_I2S_APB1_SOURCE()
 Macro to Get I2S APB1 clock source selection.
 
#define __HAL_RCC_I2S_APB2_CONFIG(__SOURCE__)
 Macro to configure I2S APB2 clock source selection.
 
#define __HAL_RCC_GET_I2S_APB2_SOURCE()
 Macro to Get I2S APB2 clock source selection.
 
#define __HAL_RCC_CEC_CONFIG(__SOURCE__)
 Macro to configure the CEC clock.
 
#define __HAL_RCC_GET_CEC_SOURCE()
 Macro to Get the CEC clock.
 
#define __HAL_RCC_FMPI2C1_CONFIG(__SOURCE__)
 Macro to configure the FMPI2C1 clock.
 
#define __HAL_RCC_GET_FMPI2C1_SOURCE()
 Macro to Get the FMPI2C1 clock.
 
#define __HAL_RCC_CLK48_CONFIG(__SOURCE__)
 Macro to configure the CLK48 clock.
 
#define __HAL_RCC_GET_CLK48_SOURCE()
 Macro to Get the CLK48 clock.
 
#define __HAL_RCC_SDIO_CONFIG(__SOURCE__)
 Macro to configure the SDIO clock.
 
#define __HAL_RCC_GET_SDIO_SOURCE()
 Macro to Get the SDIO clock.
 
#define __HAL_RCC_SPDIFRX_CONFIG(__SOURCE__)
 Macro to configure the SPDIFRX clock.
 
#define __HAL_RCC_GET_SPDIFRX_SOURCE()
 Macro to Get the SPDIFRX clock.
 
#define __HAL_RCC_TIMCLKPRESCALER(__PRESC__)
 Macro to configure the Timers clocks prescalers.
 
#define __HAL_RCC_PLLSAI_ENABLE_IT()
 Enable PLLSAI_RDY interrupt.
 
#define __HAL_RCC_PLLSAI_DISABLE_IT()
 Disable PLLSAI_RDY interrupt.
 
#define __HAL_RCC_PLLSAI_CLEAR_IT()
 Clear the PLLSAI RDY interrupt pending bits.
 
#define __HAL_RCC_PLLSAI_GET_IT()
 Check the PLLSAI RDY interrupt has occurred or not.
 
#define __HAL_RCC_PLLSAI_GET_FLAG()
 Check PLLSAI RDY flag is set or not.
 
#define RCC_PLLSAION_BIT_NUMBER   0x1CU
 
#define RCC_CR_PLLSAION_BB   (PERIPH_BB_BASE + (RCC_CR_OFFSET * 32U) + (RCC_PLLSAION_BIT_NUMBER * 4U))
 
#define PLLSAI_TIMEOUT_VALUE   2U /* Timeout value fixed to 2 ms */
 
#define RCC_PLLI2SON_BIT_NUMBER   0x1AU
 
#define RCC_CR_PLLI2SON_BB   (PERIPH_BB_BASE + (RCC_CR_OFFSET * 32U) + (RCC_PLLI2SON_BIT_NUMBER * 4U))
 
#define RCC_DCKCFGR_OFFSET   (RCC_OFFSET + 0x8CU)
 
#define RCC_TIMPRE_BIT_NUMBER   0x18U
 
#define RCC_DCKCFGR_TIMPRE_BB   (PERIPH_BB_BASE + (RCC_DCKCFGR_OFFSET * 32U) + (RCC_TIMPRE_BIT_NUMBER * 4U))
 
#define RCC_CFGR_OFFSET   (RCC_OFFSET + 0x08U)
 
#define RCC_I2SSRC_BIT_NUMBER   0x17U
 
#define RCC_CFGR_I2SSRC_BB   (PERIPH_BB_BASE + (RCC_CFGR_OFFSET * 32U) + (RCC_I2SSRC_BIT_NUMBER * 4U))
 
#define PLLI2S_TIMEOUT_VALUE   2U /* Timeout value fixed to 2 ms */
 
#define PLL_TIMEOUT_VALUE   2U /* 2 ms */
 
#define IS_RCC_PLLN_VALUE(VALUE)
 
#define IS_RCC_PLLI2SN_VALUE(VALUE)
 
#define IS_RCC_PERIPHCLOCK(SELECTION)
 
#define IS_RCC_PLLI2SR_VALUE(VALUE)
 
#define IS_RCC_PLLI2SQ_VALUE(VALUE)
 
#define IS_RCC_PLLSAIN_VALUE(VALUE)
 
#define IS_RCC_PLLSAIQ_VALUE(VALUE)
 
#define IS_RCC_PLLSAIR_VALUE(VALUE)
 
#define IS_RCC_PLLSAI_DIVQ_VALUE(VALUE)
 
#define IS_RCC_PLLI2S_DIVQ_VALUE(VALUE)
 
#define IS_RCC_PLLSAI_DIVR_VALUE(VALUE)
 
#define IS_RCC_PLLI2SM_VALUE(VALUE)
 
#define IS_RCC_LSE_MODE(MODE)
 
#define IS_RCC_PLLR_VALUE(VALUE)
 
#define IS_RCC_PLLI2SP_VALUE(VALUE)
 
#define IS_RCC_PLLSAIM_VALUE(VALUE)
 
#define IS_RCC_PLLSAIP_VALUE(VALUE)
 
#define IS_RCC_SAI1CLKSOURCE(SOURCE)
 
#define IS_RCC_SAI2CLKSOURCE(SOURCE)
 
#define IS_RCC_I2SAPB1CLKSOURCE(SOURCE)
 
#define IS_RCC_I2SAPB2CLKSOURCE(SOURCE)
 
#define IS_RCC_FMPI2C1CLKSOURCE(SOURCE)
 
#define IS_RCC_CECCLKSOURCE(SOURCE)
 
#define IS_RCC_CLK48CLKSOURCE(SOURCE)
 
#define IS_RCC_SDIOCLKSOURCE(SOURCE)
 
#define IS_RCC_SPDIFRXCLKSOURCE(SOURCE)
 
#define IS_RCC_MCO2SOURCE(SOURCE)
 

Functions

HAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig (RCC_PeriphCLKInitTypeDef *PeriphClkInit)
 Initializes the RCC extended peripherals clocks according to the specified parameters in the RCC_PeriphCLKInitTypeDef.
 
void HAL_RCCEx_GetPeriphCLKConfig (RCC_PeriphCLKInitTypeDef *PeriphClkInit)
 Get the RCC_PeriphCLKInitTypeDef according to the internal RCC configuration registers.
 
uint32_t HAL_RCCEx_GetPeriphCLKFreq (uint32_t PeriphClk)
 Return the peripheral clock frequency for a given peripheral(SAI..)
 
void HAL_RCCEx_SelectLSEMode (uint8_t Mode)
 Select LSE mode.
 

Detailed Description

Header file of RCC HAL Extension module.

Author
MCD Application Team
Attention

Copyright (c) 2017 STMicroelectronics. All rights reserved.

This software is licensed under terms that can be found in the LICENSE file in the root directory of this software component. If no LICENSE file comes with this software, it is provided AS-IS.

Definition in file stm32f4xx_hal_rcc_ex.h.